فرم چکیده : پایان نامه

عنوان پایان نامه : طرح پیاده سازی منطقی یک پردازنده سریع رمز DES و Triple DES به کمک VHDL

اساتید راهنما : دکتر حسین خیاط

استاد مشاور : دکتر پیروی و دکتر مولوی

نگارش : محمدحسن قاسم آبادی

تاریخ ثبت : ---------

شماره ثبت : -------

 
چکیده

 

رمز نگاری که یکی از فنون قدیمی بشری می باشد . امروزه به علت گسترش ارتباطات و بوجود آمدن ارتباطات کامپیوتری و انتقال اطلاعات از طریق شبکه های کامپیوتری به عنوان یکی از علوم دانشگاهی مطرح گردیده است .

برای رسیدن به هدف رمزسازی داده در شبکه های کامپیوتری الگوریتمهایی تدوین و از سالها قبل به صورت نرم افزاری و سخت افزاری پیاده سازی شده اند به طوریکه هم اکنون پردازهنده های رمز کننده داده متنوعی جهت انجام رمزسازی داده موجود می باشند . هدف این پایان نامه پیاده سازی الگوریتم :

Triple DES و DES(Data Encryption standed)

 

در مودهای جریانی و بلوکی با در دست داشتن نرخ بیت خروجی مناسب به کمک VHDL می باشد و بعد از انجام طراحی نتایج حاصله با تعدادی از طرحهای رایج مقایسه گردیده است .

 

دانشکده علوم ( دانشگاه فردوسی مشهد )